Internal Wiki

主题

摘要 ​

libtpu 内部机制

第 0 部分 — 参考设备 ​

第一部分 — 二进制解剖 ​

第二部分 — 插件生命周期和 PJRT API ​

第三部分 — Tpu C-Shim 层 ​

第四部分 — 芯片和硬件代号模型 ​

第五部分 - 编译器：降低和优化遍数 ​

第六部分 — TensorCore ISA 和 LLO 编码 ​

第七部分 — 成本和延迟模型 ​

第八部分 — 指令调度和捆绑打包 ​

第九部分 — SparseCore 和 BarnaCore ​

第 X 部分 — 片上存储器和 DMA ​

第 XI 部分 — 运行时和执行 ​

第 XII 部分 — 互连和路由 ​

第 XIII 部分 — Pod 集体和障碍 ​

第 XIV 部分 — 超大规模(多主机/DCN) ​

第 XV 部分 — 分析和遥测 ​

第 XVI 部分 — 配置和编译旋钮 ​

第十七部分 — 附录 ​